科技网

当前位置: 首页 >电商

基于SoCFPGA的心电信号检测系统设计

电商
来源: 作者: 2018-10-18 10:25:02

基于SoC FPGA的心电信号检测系统设计

导读:

设计实现了一种基于片上系统现场可编程门阵列( SoC FPGA) 的心电信号( ECG) 检测系统。系统通过具有高输入阻抗、高共模抑制比和低噪声的前置采集放大电路,实现心电信号的拾取和预处理。

摘要: 设计实现了一种基于片上系统现场可编程门阵列( SoC FPGA) 的心电信号( ECG) 检测系统。系统通过具有高输入阻抗、高共模抑制比和低噪声的前置采集放大电路,实现心电信号的拾取和预处理。通过基于SoC FPGA 的硬件平台和移植的嵌入式Linux 开发环境的软硬协同设计方式,完成了心电信号的A/D 转换、VGA 显示、Micro SD 卡数据存储和心电信号算法处理,能够对心电信号进行小波分析和QRS 波检测,实现了对心电信号的采集、显示、存储和处理。  0 引言  心电信号( electrocardiogram,ECG) 能够客观反映心脏各部分的生理状况,也是用来诊断心脏疾病的主要依据,由于其具有易于检测和有较好直观性等特点,在临床医学中得到较为广泛的研究与应用[1,2]。自1906 年,第一台心电图仪用于临床以来,各种形式的心电监护仪相继出现。传统的心电图检测仪器多以单片机、PC 为核心设计,系统笨重、检测手段单一,不利于系统集成度的提高和小型化实现,或造成系统的使用不便[3]。由于可穿戴设备和移动医疗的兴起,心电监护仪正向小型化、便携式、智能化方向发展[4]。  本文设计了一种基于片上系统现场可编程门阵列( SoC FPGA) 心电信号检测处理系统,通过A/D 混合设计和软硬协同设计的方法,实现了心电信号检测系统。信号采集由模拟前端电路完成,利用SoC FPGA 可重配置和软硬协同设计等优势,通过软件编程对信号进行A/D 转换、VGA 显示、数据存储和算法处理,从而实现信号采集、显示、存储和处理等多功能集于一体的心电检测处理系统。  1 心电信号检测系统设计  心电信号检测监护系统是一个模拟和数字的混合系统,主要分为体表心电信号采集电路和以SoC FPGA 为核心的心电信号数字处理系统。采集电路接入医用导联线通过贴片电极拾取心电信号,心电信号经过采集电路放大和模拟滤波处理后进入SoC FPGA,先由HPS 端ARM 嵌入式硬核上基于Linux 的应用程序控制进行A/D 转换,转换为数字信号在FPGA 端进行VGA 显示,同时将数字信号传输到HPS 端,可以对数字信号进行算法处理和存储到MicroSD 卡上。SoC FPGA 软硬协同的开发方式对硬件设计和心电信号后续算法处理的软件开发都极为方便。按功能模块划分系统整体架构如图1 所示。  图1 系统框图Fig 1 System block diagram  1.1 体表心电信号采集电路  正常心电信号幅值范围在10 V~ 5 mV,典型值为1 mV,频率范围在0. 05~ 100 Hz,同时心电信号对噪声非常敏感。因此,心电信号采集电路需要具备高输入阻抗、高共模抑制比、低噪声和低漂移等方面性能。体表心电采集电路由前置放大电路和后级放大电路组成。  1.1.1前置放大电路  前置放大电路主要是对拾取到的心电信号进行初步放大和去噪,以利于后级放大和处理。心电信号中的噪声主要有工频干扰、肌电干扰、基线漂移和高频噪声。  1) 前置放大电路设计  前置放大电路由前级放大电路、带通滤波电路和50 Hz工频陷波电路组成,其中,前级放大电路又包括输入保护电路、右腿驱动电路和仪表运放放大电路组成,如图2 所示。  图2 前置放大电路Fig 2 pre-amplifier circuit  由于系统要接到体表采集信号,需要考虑信号采集过程中人体保护的问题,系统中在采集电路的输入级前端选择加入耐压值很高的瞬态电压抑制( transient voltage suppressors,TVS) 二极管来保护人体和电路。右腿驱动电路是在采集心电信号中用于接参考电极,可以有效地消除采集到信号中的共模干扰[5]。仪表运算放大电路完成心电信号的初级放大,同时还要具有高输入阻抗、高共模抑制比、低噪声和低漂移的特性。综合考虑,选择ADI 公司的精密仪表运放AD8220 芯片,为了防止出现饱和失真,前级增益设置为20 倍[6]。

123下一页>

母猪产床
织发采购
微信捕鱼注册

相关推荐